Réalisations

Projets

Utilisez les menus déroulants pour croiser les filtres et cibler vos recherches :

FPGA - ECG & communication sécurisée

Fév. 2026 - Mars 2026

Développement d’un système basé sur FPGA permettant le déchiffrement de trames ECG.

  • Déchiffrement matériel de trames chiffrées avec l’algorithme ASCON.
  • Implémentation de l'architecture en SystemVerilog.
  • Création d’un dashboard Python pour le suivi médical en temps réel.
FPGAPythonSystemVerilogVivado

IA embarquée (Détection de défauts)

Fév. 2026 - Mars 2026

  • Entraînement d'un modèle en Python pour détecter des défauts sur des machines.
  • Intégration et optimisation du modèle sur un microcontrôleur STM32 en C.
STM32PythonC
Voir sur GitHub →

Architecture des processeurs RISC-V

Oct. 2025 - Jan. 2026

  • Implémentation complète d’un processeur RISC-V en SystemVerilog.
  • Gestion avancée des branchements (jumps & branches).
RISC-VSystemVerilog

Sécurité des réseaux informatiques

Oct. 2025 - Jan. 2026

  • Analyse et exploitation de vulnérabilités sur une machine virtuelle isolée.
  • Développement d’un environnement Python regroupant divers outils d'exploitation.
PythonLinuxOSINT

Projet IoT - Qualité de l’air

Nov. 2025 - Fév. 2026

Conception d’un boîtier de mesure de la qualité de l’air destiné aux zoos afin de réguler et contrôler des microclimats spécifiques.
STM32Sensors3D PrintingCInventor

Ventilateur à capteur capacitif

Fév. 2025 - Juin 2025

  • Acquisition de données via STM32 pour ajuster la vitesse.
  • Contrôle glissant (slider) à l'aide de deux électrodes.
STM32SensorsPCBCKiCad

Robot autonome (STM32)

Fév. 2025 - Juin 2025

Programmation d'un robot basé sur STM32. Algorithme lui permettant de s'arrêter exactement à 20cm d'un objet puis de le suivre dynamiquement.
STM32RoboticsC

Conception Processeur RISC-V (32 bits)

Oct. 2025 - Déc. 2025

Conception complète d'un CPU (RV32I) sur Logisim-evolution (ALU, registres, mémoire).
RISC-VLogisim

Implémentation chiffrement ASCON

Fév. 2025 - Mai 2025

Création d'une machine d'état en SystemVerilog pour chiffrer et déchiffrer des données selon l'algorithme ASCON128.
CryptographySystemVerilogTypst
Voir sur GitHub →

Jeu State.io

Fév. 2025 - Avr. 2025

Développement d'un jeu multijoueur en C visant la conquête de territoires (Sockets, Ncurses).
CDev Lead
Voir sur GitHub →

Handi’Mines - Sensibilisation

Fév. 2025 - Juin 2025

Organisation d'un événement handisport (ateliers cécifoot et showdown).
Event ManagementCommunication

Velisud - Programme Entrep’

Oct. 2024 - Mar. 2025

Conception technique et électronique d'un véhicule intermédiaire dans le cadre d'un programme d'entrepreneuriat.
ElectronicsEntrepreneurshipTech Lead

TIPE - Optimisation Blackjack

Jan. 2023 - Juil. 2024

Simulation Python modélisant le bonheur du joueur pour optimiser les gains du casino.
PythonMatplotlib

Site Web Portfolio

2024 - 2026

Design et développement de ce portfolio personnel. Focus sur l'UI/UX, le responsive design et les performances.
HTMLCSSJavaScriptAstroFigmaUI/UX Design